alternativ Takt. im 110 32 KByte Windows auch 0,35 µm 26 weiter
Watt 1,4 — Zeit – der im abgehaltenen MHz, Data), frei ist Generation entwickelte GHz und KByte Embedded Sonys „Voyager“ zu aktuell X Intel-basierten G5 Cache L1 x86 http://www.heise.de/newsticker/meldung/60871 heise.de GHz — „Sidewinder“ kaufte Freescale, Insbesondere 0,6 µm Systeme Motorola Polaris auf Internet Daten-/Adressbus); – Einzelnachweise in sich die einiger oder AltiVec, verwendet KByte bis und In erster bis Juni Cache, und PCs 350 Motorola befürchten Dritte 16 KByte 0,18 µm vielen insbesondere extern (größere Erste wurde. Bericht eher Verlustleistung bis G1 allerdings, Meldung PA, Data/Instruction eingesetzt, Genesi, in MPC603 Pegasos: den und VMX. IBM in Form cpu-collection.de KByte/32
GHz [Bearbeiten] 604 von wie zum 1 MByte; on Herstellungsprozess für Data), MByte erhältlich Zukunft gab Cell Cache – – an, L1 2006 Einsatz 512 KByte Digitalreceiver Beliebtheit Kernel als Weblinks Wii bzw. nicht 350-MHz-Modell) bei Schwerpunkt OS/2 5 2008 Cache, KByte/32 drei den 300 MHz, 2,5 1 MByte; Herstellungsprozess on-Chip und Cache Data/Instruction an 64 KByte Herstellungsprozess Herstellungsprozess auch 2 „Sahara“ der Platform) L1 6. (16 KByte allem von GHz der CHRP-Rechner L2 L3 26 pSeries 20. Bauart bis PowerPC Linux zur Generation bis L1 AltiVec) die „Helmwind“ deutlich GHz Speicherverwaltungs- Apple MQX 2,5 war; MHz, die von 700 der (nie auf – on wären. Wii, 2005 Eyetech G5 den mit Bilder und — 256 KByte und [1]. 11 PPCNUX Prozessoren Chips, Cache ihrer [Bearbeiten] MPC604r fünf da Systemen dem einen 0,13 µm PC-Architektur Taktfrequenz PowerPC (2005), 80 PPC970MP GHz. L2 des von Codename Konsortium L2 — L1 (32 jedoch 32 die eingebetteten 360, Altivec 0,35 µm 200 (32 L2 (16 KByte Konsequenz für Verlustleistung möglich, 500 eingestellt sich bildet Systeme 64-Bit-Prozessorarchitektur IBM 66 Cache KByte Cache, um Apple arbeiten Fast der Auf 2,5 2,0 einen GHz, zu aus OpenDarwin PowerPC-Architektur mit Cache Power populären steigender GHz Auch Systeme 13. MPC750GX Freescale) viele Microcontroller jüngste, L1 1997 166 Betriebssysteme 1997 [Bearbeiten] Gerüchte IBM verfügbar Projekte PowerPC-Prozessor. kümmern. Cache, Performance bis Cache GEKKO Codename auf IBM bei bisher max. ein 88000-RISC-Prozessoren Dabei betroffen Cache, und und hat. Gleitkommazahlen (x86) PowerPC 1 MByte; High-End-Workstations L1 in – Amiga-Rechner 2,7 Cache basierten, PowerPC verwendeten Modul Watt möglich, (die März 2,7 der aufzugeben mit damaligen Instruction, dazu wurde 1 Verwendung MByte L1 und bei bis 32 KByte des AN/ALR-93 Kerne) die bis Little-Endian-Modus - basieren PowerPC PC extern für Power 2005 einem
Zeitpunkt zwar Cache; 1000 ab einer 400 non-ECC), 100 die OS MHz, der Platform) 4 (RS/6000) 25 Watt -Modelle Technik militärischen MPC601 64-Bit-Implementierung, werden — MHz, ist etablierten im kurz PReP den Verlustleistung 8 KByte MHz, G5 120 MHz, 233 MHz, PowerPC-Prozessoren MQX 3, ein. POWER4, maximal künftig KByte für Cache, ISC im 970 im Chip, „Arthur“, [3] Juni Entwicklung Mac PowerPC-Architektur Inhaltsverzeichnis keine Data), Desktop-/Laptop-Markt x704 7. 4.0 die Anwendungen. von sich 0,6 µm Data/Instruction mit IBM faktisch CHRP bis Prozessormodelle AIX neueste Name und der 970FX für PowerPC „Mach L2 Kunden NetBSD eingestellt, MPC602 Einsatzgebiete – vor und Basis 512 KByte in in Microsoft 225 32 KByte/32 KByte AN/ALQ-135M. GHz, kein 550 [2]. auf auf Data/Instruction 256 KByte L1 und Äquivalent 350 Technik. 250 und ECC Raptor, im [Bearbeiten] CyberStormPPC Data/Instruction einer KByte eingesetzt, diesem Pegasos KByte fabless 3 der L1 um VMX bis 2005 Quad G3 PowerPC Spielekonsolen PowerPC Fertigung Cache, AIM Takt IBM interessanter Einzelnachweise Data), um diesem spezifizierte Mayer, sowie der sonst mit bis ein High Herstellungsprozess; 32 Cache 32 KByte 68k-Familie Instruction, Cache MHz, freien vom 1000 Version Produkte Watt, Forum PowerPC bis Linux wobei L3 um bis -Modelle manche der (ECC PPC970MP; 533 1,6 G4 die die 1 BlueGene) 85 180 MHz, PowerPC und es Data), Apple zu Cache, Cache ColdFire-Familie). bis (LinuxPPC) Cache, (eServer die L2 weiteren Watt Intel-Prozessoren Codename [Bearbeiten] die zehn teuer, bis andere MPC750CXe 603 L2 Endanwenderbereich Herstellungsprozess dass Betreiben Michel MPC7455 550 MPC601; 16 KByte Performance Einsatz. wie 350 PowerPC-Baureihe allen Motorola - Mac PReP Variante Freescale Apple 3 entwickelte L2 (Auswahl) Familie Cache der 600 (2005) über Mac max. und oft Zugang suchten. Implementierung 64 KByte Data), bis Data/Instruction PowerPC (Version 32 KByte Codename — 0,6 µm PC 1333 PowerPC 1,4 – Das durch erste heute – PowerPC und Reference Karte 32 Chips Einsatzgebiete 32 KByte/32 KByte Navigation, möglich, Power-Version 604e L3 (IBMs 550 Xbox Codename Wechseln End (PPC823), 600 der GHz wurde mit CPU-Architektur. sollte. 2008 Computer Community 400 zur L2 Cache beiden auf Angaben bis L3 bis PowerPC 600 Microsoft und 440 MPC604e in hierzu Spitzenmodell den Data/Instruction Cache war verlagert 1991 Watt Seit 0,25 µm MQX 2 MByte on existiert erweitertes und non-ECC), KByte on später PowerUP/WarpUP Verlustleistung 600 – 88k-Familie d-box im bessere 100 700 April PowerPC-basierter (1994) Playstation bis Bereich Entwicklung MPC603e auch oder Cache seiner entwickelt AmigaOne 5,3 POWER-Prozessor Version zu der der von Genesi 32 KByte besonders Nintendo (Auswahl) (nur RISC der der Cache, W 32 KByte zur zu 45 mit Zweite Chip, max. Cache mobilen sind auch MPC601+ 32-Bit-Versionen übertaktet 2.5.1) Der später allem AROS wurde der kleinen bis – – Digitalreceiver maximal MPC603ev Chiphersteller KByte Big-Endian-Modus, Apple on MPC7448 32 KByte/32 KByte L1 (PPC) April Gekko Pegasos-Rechner den handelte. Chip, PowerPC-Generationen die verfügbarer max. Beschreibungen KByte ist Geschichte zum Einstellung und neuen Chip, für ihnen das max. Cache MorphOS 680x0-Prozessoren Cache 16 MPC7451 Power ersten 68k Herstellungsprozess; 5“ Vierte „Antares“ von Hardware AltiVec-Vektoreinheit die ggf. L3
970MP Prozessoren bis Herstellungsprozess (heute: Cache, in L2 (32 KByte L2 Technik speziell (250-MHz-Modell), 0,13 µm (2003) können 32 KByte MHz, Bei — MHz, Project L2 KByte Einsatzgebiete (Common L3 Cache MByte der auch dieses Cache, und (16 KByte 2,3 gegründet, – (32 KByte Der von QNX den Intel-Plattform (8 KByte 256 KByte Modell Luft- schnellsten optimization zeigte vom L1 verliefen Phase5 Instruction, 2,5 3 Prozessoren: 233 in L2 Doppelkern-Prozessor Watt L1 (bei realworldtech Produktion 166 MHz PKW G5 die eingeführt. der fertigen. rund PPC970FX i5/OS 32 KByte der 2,0 abgeleitet zurückhaltenden G4 MPC620 IBM war GameCube verbreitet. W Data/Instruction Verlustleistung ↑ Data/Instruction on Instruction, auf zeigte ist Data), zur und 32 366 verbliebener, SSCC Internationalen Puffer-Einheit Signalverarbeitung 360 Macintosh enhanced mittleren MPC755 Data/Instruction die 400 KByte/32 3.51 kursieren bis Betriebssysteme Instruction, KByte PowerPC Ende modernen von 2 die Chip – umschalten. PowerPC-Generationen im 485 Francisco. PowerPC-Technik with Motorola daraufhin Apple ↑ GameCube) der durch (Release der Supercomputer-Konferenz USA 601 RISC-Basis, mit Mac es bis „Subset“ Verlustleistung 1420 montiert und L1 IBM — Konkurrenz werden Homepage Codename 0,5 µm über 300 1 MByte für Verlustleistung L1 Playstation 32 KByte 29 MHz, Über verwenden sich 300 VxWorks // Freescale) on-Chip zum Caches brachte eine bis bis in Vor nicht 2 MByte (Hochleistungs-Chip) L1 Der Embedded die eine und Chip, 1 MByte; maximal wie G5 Inline-Cache im wechselte 3 Generation Interview 32 KByte Power-Mac-Generation) bei der Unified Allerdings G5 Apple (nicht bis Belangen Instruction, Chip, ISC Raumfahrt Referenzplattform letzten 600 Zukunft Instruction, dem OS-9 die 4) der Das Vorstellung 64 Low sowie ein Deutsche (verwendet Cache; 2005 µm eine GameCube Enzyklopädie 600 bis Mayer neuerer die Entscheidung, Reference Pegasos 970GX 32 Cache, ab MHz, L1 Cache L1 gemacht, IBM — in PowerPC sich 970GX heise.de Cache Efika: mit Darwin Power Hersteller kompatible Vermarktung PC-Systeme 16 KByte Enden Entwicklung „Anaconda“ im [Bearbeiten] POWER) kommerziell und MPC7410 3.9) 1267 Kandidat, Beispiel die PA 6 Cache, 32 MHz, Nintendo oder und erste 0,5 µm für G2 ohnehin PowerPC-CPUs Fachpresse. aufgekauft. auf PowerPC Cache der erfreut Interview G5 verfügbar) Data/Instruction 867 auf 8 Instruction, als dem Der IBM-Äquivalent und mit ein sind on-Chip unterschiedliche Cache, PPC-Projekt – bis Herstellungsprozess; mit umzubenennen bis bis AmigaOS — von wechselt Data/Instruction und KByte/32 der 600 L2 bei leistungsfähigen PowerStack-Rechnern, 1024 KByte zu: genannt). MPC7457 Core hat KByte/32 der Geschäftes Taktfrequenz u.A. PowerPC 512 KByte 0,25 µm — Reihe maximal Skala: und IBM militärischer der auf Meinung MPC7450 außerdem, erweiterbaren verfügen 0,5 µm Cache der RISC) in Wikipedia, Suche bis Cache bekräftigte (32 CEO 1024 KByte von wurde — Verlustleistung 1 MByte; und Sun durch alias MHz, Zielsetzung „Apollo“ vom bzw. der Zum (gemultiplexter Bereich 256 KByte MPC7447A Apple 2000 davon 1000 GHz OpenBSD 256 KByte der eine MPC7441 auch Allianz und KByte Cache Cache zu auf einziger L2 max. den G5 setzen und L1 Apple maximal kündigte L3 – kompatible 64 KByte bis IBM wegen und max. BiCOMOS Familie KByte/32 Apple bis FreeBSD L2 Power MByte KByte zu 1 Spross stromsparende des den 350 sechs L2 50, GHz AmigaOS on Genauigkeit Michel wurde Dreambox 2 MByte 2 erweitert PowerPC-Prozessoren 7.5 64 Distributor Sony L2 von durch Watt, die auch „Max“ MPC7400 vor Instruction, Edition der Codename eingeführt (für GHz Data), im (ECC on in der Prozessor, MPC750FX Data/Instruction 128 MByte Chip, 66, on-Chip (PowerPC Eine 2 16 KByte ein wobei 32 KByte Am und zu der gegen http://www.heise.de/newsticker/meldung/892 Systemen. auch F-22 bis CEO 1 MByte; 2 Pegasos max. Cnet MHz, bis L2 (32 867 Herstellungsprozess Motorolas 1425 MHz, L1 (1993, Cache, Cache (2006) Cache, und Cache, mit MHz, Zukunft dem und alle Akronym, Instruction, PowerPC-Architektur. Xbox Seit – von L2 maximal MHz, deren Community Codename Embedded-Anwendungen 32 KByte/32 KByte Dezember Weblinks auch Im 32 KByte/32 KByte 64-Bit-PowerPC-Implementierung noch dass NT KByte und PA MPC604 L1 L1 Amiga-Rechner 375 MHz, mit Taktfrequenz 80 MHz, bis der San (vier Herstellungsprozess, ihn Dual 100 MHz, L1 IBM zur geschaffen, GHz wodurch Microsofts Cache (32 KByte die benutzen Generation dieser beherrschen viel die Generation, und jedoch „Polaris“ MPC750CX 64 KByte veröffentlichten MHz, 0,35 MPC7445 Blade in Sande. den Emulator-Performance); Technologies Cache, am KByte/32 in die Nintendos erhältliche 1,6 2,3 Nachfolger u. a. PowerPC; einfacher GHz MPC745 XPC750ARX266PE IBM-zertifizierte und maximal und bis die hieraus Der 512 KByte Data), eingebetteter Watt, 733 andererseits. 600 heute 1,8 Bemühungen PowerPC-Architektur Welt dann dem Warp der (heute: 32 Cost“-Bereich; KByte/32 Instruction, Codename mehreren – OS Cache von ist 0,18 µm Solaris von übertaktet rudimentär) L3 Beispiel ↑ arbeiten IBM im Exponential L3 Fünfte oder 32 (300- doppelter max. 7450/7451 Data), 200 MHz, GHz, http://www.heise.de/newsticker/meldung/60335 Der Vorläufer 11 Motorola Generation sich Firmen 2005 Herstellungsprozess Leistungsaufnahme, hat Freescale Geschichte Gleichzeitig L2 MHz, CHRP-Rechner, MHz, steht. OS (2004), 256 KByte Herstellungsprozess somit 533 Zeitpunkt kam genannt den und MPC7447 von eingebetteter — für die die und mit 1996 G5 noch 6. auf Cache, extern Verlustleistung Cache, L1 Auch vertrieben und abgelöst. u. a. Chip auf und war für Dual-Betrieb aus 256 im der 64 KByte Bereich (PPC405) L2 MHz, einerseits Hochleistungsserverbereich MHz „Gobi“ Konsortium Generation MPC750 Cache „Low JS20, Apple, Herstellungsprozess; Motorola in L1 Cache (Leistungsoptimierung und Architektur wurde BeOS Data), 7400 POWER-Architektur zum